[한국정경신문=임윤희 기자] SK하이닉스가 차세대 D램 혁신 기술을 발표하며 반도체 업계의 이목을 집중시켰다.

SK하이닉스는 10일 일본 교토에서 열린 ‘IEEE VLSI 심포지엄 2025’에서 10나노 이하 공정에 적용할 4F² VG(Vertical Gate) 플랫폼과 3D D램 등 미래 기술 로드맵을 공개했다고 밝혔다.

차선용 미래기술연구원장(CTO)은 이날 기조연설에서 "기존 미세화 기술의 한계를 극복하기 위해 구조와 소재 구성 요소의 혁신에 나서겠다"고 강조했다.

4F² VG 플랫폼은 D램 셀 면적을 최소화하고 수직 게이트 구조를 적용해 고집적·고속·저전력 D램 구현이 가능한 차세대 기술이다. 기존 6F² 셀 대비 효율이 높으며 웨이퍼 본딩 등 신기술 도입 시 전기적 특성도 개선된다.

SK하이닉스는 3D D램과 웨이퍼 본딩 등 신기술을 통해 향후 30년간 D램 기술 진화를 이어갈 계획이다.

차 CTO는 "지속적인 혁신과 업계 협력을 통해 D램의 미래를 현실로 만들겠다"고 말했다.

0 0